一、AD7606模塊參數(shù)
AD型號(hào)：AD7606
通道數(shù)：8通道
AD位數(shù)：16bit
最高采樣頻率:200ksps
輸入電壓：-5V~+5V
二、模塊結(jié)構(gòu)

三、AD7607簡介
AD7606是一款8通道同步采樣數(shù)據(jù)采集系統(tǒng)，片內(nèi)集成輸入放大器，過壓保護(hù)電路，二階模擬抗混疊濾波器、模擬多路復(fù)用器、16位200KPS SARADC和一個(gè)數(shù)字濾波器，2.5V基準(zhǔn)電壓源。
可以處理 ±10V與±5V真雙極性輸入信號(hào)。
四、AD7606功能圖

五、AD7606時(shí)序圖

AD7606可以對(duì)所有8路的模擬輸入通道同步采樣。當(dāng)兩個(gè)CONVST引腳（CONVSTA和CONVSTB）連在一起的時(shí)，所有通道同步采樣。此共用CONVST信息的上升沿啟動(dòng)對(duì)所有模擬輸入通道的同步采樣（V1至V8）。
BUSY信息告知用戶正在進(jìn)行轉(zhuǎn)換，因此當(dāng)施加CONVST上升沿時(shí)，BUSY變?yōu)檫壿嫺唠娖?#xff0c;在整個(gè)轉(zhuǎn)換過程結(jié)束時(shí)變成低電平。BUSY信號(hào)下降沿用來使所有八個(gè)采樣保持放大器返回跟蹤模式。BUSY下降沿還表示可以從并行總線DB[15:0]讀取8個(gè)通道的數(shù)據(jù)。

AD7606的模擬輸入信號(hào)為±5V或±10V，當(dāng)**±5V輸入范圍時(shí)，1LSB=152.58uV**，當(dāng)設(shè)置為**±10V輸入范圍，1LSB=305.175uV**。

ADC7606輸出為二進(jìn)制補(bǔ)碼，ADC7606的LSB大小為FSR/65536，

六、接口定義

一、在D:4workspace7020_Verilog下新建“12_adc7606”文件

新建工程12_adc7606

選擇器件型號(hào)點(diǎn)擊完成

分別新建文件

新建如下文件并添加代碼

頂層文件ad706_test.v

新建ad7606.v

新建bcd.v

新建clkdiv.v

新建uart.v

新建uarttx.v

新建volt_cal.v

添加在線邏輯分析儀

修改名字為ila_0,采用兩路信號(hào)，Probes設(shè)置為2，Sample Data Depth指的是采用深度，設(shè)置的越高，采集的信號(hào)越多，同樣消耗的資源也會(huì)越多。

在Probe_Ports頁面，設(shè)置Probe的寬度，設(shè)置PROBEO位寬為32，用于采樣timer_cnt，設(shè)置PROBE1位寬為4，用于采樣地址和寫入RAM的數(shù)據(jù)，點(diǎn)擊OK，ADC的數(shù)據(jù)是16位

在ad706_test.v中添加邏輯分析儀

布局布線

查看管腳約束文件da7606.xdc

添加時(shí)序約束，點(diǎn)擊Run synthesis 開始綜合

點(diǎn)擊“Constraints Wizard”
把"ys_clk"頻率設(shè)置為50Mhz，然后點(diǎn)擊Skip to finish結(jié)束時(shí)序約束向?qū)?br />
生成bitstream并下載bit文件到FPGA，通過ila觀察AD7606的數(shù)據(jù)


查看的端口